{"id":1495,"date":"2025-01-05T15:54:00","date_gmt":"2025-01-05T15:54:00","guid":{"rendered":"https:\/\/www.pickplace.de\/?p=1495"},"modified":"2026-03-09T16:01:04","modified_gmt":"2026-03-09T16:01:04","slug":"cortex-m85-der-standard-fur-ai-auf-mikrocontrollern","status":"publish","type":"post","link":"https:\/\/www.pickplace.de\/de\/hub\/cortex-m85-der-standard-fur-ai-auf-mikrocontrollern\/","title":{"rendered":"Cortex M85 – der Standard f\u00fcr AI Auf Mikrocontrollern"},"content":{"rendered":"

Die Anforderungen an eingebettete Geräte sind in den letzten Jahren stark gestiegen. Besonders in Bereichen wie maschinellem Lernen (ML) und der Signalverarbeitung besteht ein wachsender Bedarf an leistungsfähigen und gleichzeitig energieeffizienten Lösungen. Durch begrenzte Ressourcen und Rechenleistung sind Mikrocontroller<\/a> häufig nur zweite Wahl. Die kosten- und energieintensiveren High-End-Prozessoren wie Cortex-A oder spezialisierte GPU-basierte Ansätze stehen im Vordergrund. Nun jedoch preschen Hersteller mit der neuen Cortex-M85-Architektur vor.<\/p><\/div>\n\n\n\n

Mit dem ARM Cortex M85 steht nun ein neuer Standard für Mikrocontroller<\/a> zur Verfügung, die speziell für die Anforderungen ressourcensparender mobiler Systeme entwickelt wurde. Der M85 kombiniert hohe deterministische Rechenleistung mit innovativen Features, die den Einsatz von MCUs über klassische Anwendungsfelder hinaus erweitern. Ferner sind ULP-Anwendungen (Ultra Low Power)  möglich. Die Grundlage für den im ML-Kontext benötigten hohen Datendurchsatz ist die Helium-Technologie, die durch die M-Profile Vector Extension (MVE) die Möglichkeit zu komplexeren Matrizenoperationen bietet.<\/p><\/div>\n\n\n\n

M-Profile Vector Extension (MVE)<\/h2><\/div>\n\n\n\n

Eine Kernkomponente des Cortex M85 ist die MVE, die die Verarbeitungsgeschwindigkeit für ML-Modelle und Signalverarbeitung massiv erhöht. ML-Anwendungen am Edge setzen oft auf optimierte Matritzenoperationen, die zuvor auf leistungsstarken Servern trainiert und anschließend auf den Mikrocontrollern implementiert werden. Durch die Nutzung von Bibliotheken wie CMSIS-NN können diese Modelle auf dem Cortex M effizient ausgeführt werden.<\/p><\/div>\n\n\n\n

Die Helium-Erweiterung ermöglicht, die Floating Point Unit (FPU) als 128-Bit-Vektor-Register zu nutzen, wodurch parallel 16 Operationen mit 8-Bit, 8 Operationen mit 16-Bit oder 4 Operationen mit 32-Bit durchgeführt werden können. Dies führt zu einer bis zu vierfachen Leistung im Vergleich zu einem typischen Cortex-M7 mit ähnlichen Leistungsparametern (Takt, RAM\/ROM). Praktisch ist die Mikrocontroller-Abstraktion über die CMSIS-Library. So bietet ARM die dazu erforderlichen MVE-Befehle direkt mit der CMSIS-NN-Bibliothek an, was die Anwendbarkeit von ML-Applikationen deutlich vereinfacht. <\/p><\/div>\n\n\n\n

Die Helium-Technologie des Cortex M85 optimiert die Datenverarbeitung durch das Konzept der „beatwise“ Ausführung, das auf 8 Vektorregistern mit einer Länge von jeweils 128 Bit basiert. Diese Register sind in vier gleich große Abschnitte zu je 32 Bit unterteilt, die als „Beats“ (A bis D) bezeichnet werden. Jeder Beat repräsentiert unabhängig von der Elementgröße 32-Bit an Berechnungen – beispielsweise 1 x 32-Bit-MAC oder 4 x 8-Bit-MAC.

Ein typisches Szenario, wie in der folgenden Grafik dargestellt, zeigt eine abwechselnde Abfolge von Vector Load (VLDR) und Vector MAC (VMLA) Befehlen über vier Taktzyklen. In einer klassischen 128-Bit-Datenpfad-Architektur wären große Teile der Hardware, wie der Speicherpfad und die MAC-Blöcke, oft ungenutzt. Die MVE-Architektur bricht jedoch jede 128-Bit-weite Anweisung in vier gleich große Beats auf. Durch die Trennung von Lade- und MAC-Hardware kann die Verarbeitung dieser Beats überlappen: Während Beat A eines VLDR geladen wird, wird gleichzeitig Beat A eines VMLA verarbeitet, der auf Daten aus dem vorherigen Zyklus zugreift.<\/p><\/div>\n\n\n\n